닫기

글로벌이코노믹

세계 최초 최선단 D램 개발한 SK하이닉스 “차세대 D램서도 1등 수성할 것”

글로벌이코노믹

산업

공유
0

세계 최초 최선단 D램 개발한 SK하이닉스 “차세대 D램서도 1등 수성할 것”

'원팀'정신이 1등 기술 리더십의 비결…최선단 D램은 모두가 함께 만든 '기술 신화'

10나노급 6세대 1c DDR5 개발주역들이 좌담회에서 포즈를 취하고 있다. (왼쪽부터) 김형수 부사장(DRAM AE), 조영만 부사장(DRAM PI), 오태경 부사장(1c Tech TF), 조주환 부사장(DRAM 설계), 정창교 부사장(DRAM PE), 손수용 부사장(개발 TEST). 사진=SK하이닉스이미지 확대보기
10나노급 6세대 1c DDR5 개발주역들이 좌담회에서 포즈를 취하고 있다. (왼쪽부터) 김형수 부사장(DRAM AE), 조영만 부사장(DRAM PI), 오태경 부사장(1c Tech TF), 조주환 부사장(DRAM 설계), 정창교 부사장(DRAM PE), 손수용 부사장(개발 TEST). 사진=SK하이닉스
“1c 개발 성공으로 SK하이닉스는 압도적인 기술 경쟁력을 입증했다. 1c 기술은 다양한 D램 제품에 적용되어 지속가능한 성장과 혁신을 이끌어갈 것이며 다양한 고객 니즈에 완벽하게 부응할 것이라 기대한다.”

손수용 SK하이닉스 부사장(개발테스트)이 강조한 내용이다. SK하이닉스는 극도로 미세화된 D램 공정 기술의 한계를 돌파하며 세계 최초로 10나노급 6세대 1c DDR5를 개발했다. 이를 바탕으로 차세대 D램 기술에서도 1등을 수성한다는 방침이다.
SK하이닉스는 10일 뉴스룸을 통해 최선단 D램 개발의 주역들과 개최한 좌담회 내용을 공개했다. 좌담회에는 1c 기술 개발을 주도한 △오태경 부사장(1c Tech TF) △조주환 부사장(DRAM 설계) △조영만 부사장(DRAM PI) △정창교 부사장(DRAM PE) △손수용 부사장(개발 TEST) △김형수 부사장(DRAM AE)이 참석했다.

이들은 10나노급 6세대(1c) 미세공정 개발 성공은 모두가 함께 만든 ‘기술 신화’라고 평가했다. 1c 기술은 10나노대 초반의 극미세화된 메모리 공정 기술이다. 1c 기술을 적용한 DDR5의 동작 속도는 8Gbps(초당 8기가비트)로 이전 세대인 1b DDR5보다 11% 빨라졌고 전력 효율은 9% 이상 개선됐다. 성능뿐만 아니라 EUV 공정에 신소재를 개발·적용해 공정 효율 극대화와 원가 절감을 이뤄냈다.
오태경 부사장은 기존의 “3단계 개발 방식을 2단계로 효율화하고 커패시터 모듈과 같은 고난도의 기술 요소를 양산 공정에서 바로 개발해 전세대 제품 대비 2개월이나 단축해 1c 기술 개발에 성공할 수 있었다”고 회상했다.

정창교 부사장은 “1c 기술에서 주요 성능의 수준을 높이는 트리밍 기술을 활용하여 수율과 품질을 확보했다”고 말했다. 김형수 부사장은 “가장 큰 기술적 도전은 1c DDR5의 초고속 고성능 특성을 검증하는 것”이었다면서 “8Gbps 동작이 가능한 검증 인프라를 최초로 자체 개발하고 검증 소프트웨어도 자체개발해 독보적인 경쟁력을 확보했다”고 자신했다.

이들은 1등 기술 리더십의 비결로 ‘원팀’ 정신을 꼽았다. 김형수 부사장은 “여러 유관 조직이 같은 목표를 향해 나아가는 원팀 정신이 난관을 극복하는 힘”이라면서 “내부 협업 체계뿐만 아니라 고객과의 협력도 중요하다”고 조언했다.

SK하이닉스는 이를 바탕으로 차세대 D램에서도 주도권을 이어나간다는 방침이다. 조영만 부사장은 “1c 기술을 넘어 D램 기술은 점점 더 미세화될 것”이라며 “소재·장비의 성능을 극대화하는 것뿐만 아니라 2D 셀에서 3D 셀로의 구조 변화, 이종접합 등과 같은 기술 혁신 역시 필요할 것”이라 설명했다.

조주환 부사장도 “설계 측면에서는 차세대 미세 공정 도입 시 수반되는 리스크를 정교하게 예측하는 시스템 개발 등 설계 시스템을 더욱 고도화해 구성원의 부담을 줄이고 더 나아가 회사의 경쟁력을 이어갈 수 있게 노력하겠다”고 포부를 밝혔다.


장용석 글로벌이코노믹 기자 jangys@g-enews.com