TSMC는 2나노 공정부터 미세화에 따른 누설 전류 문제 등을 개선한 'GAA(Gate-All-Around)' 트랜지스터 구조를 도입하며, 성능과 수율 모두 목표를 거의 달성해 2025년 하반기 양산 체제에 돌입할 예정이다.
TSMC의 2나노 공정은 각종 성능 향상은 물론, 높은 수율 유지로 제조 비용 절감까지 가능하게 한다. 3나노 공정에서 GAA를 먼저 도입했지만 수율 부진으로 어려움을 겪는 삼성과의 격차는 더욱 벌어질 것으로 보인다.
노정용 글로벌이코노믹 기자 noja@g-enews.com