TSMC, 2나노 공정 순항···80% 이상 수율 확보, 저비용 초고성능 프로세서 출시 예고

세계 최대 반도체 제조사 TSMC가 최첨단 2나노(nm) 공정 'N2'에서 이미 80% 이상의 수율을 달성했다고 밝혔다.

TSMC는 2나노 공정부터 미세화에 따른 누설 전류 문제 등을 개선한 'GAA(Gate-All-Around)' 트랜지스터 구조를 도입하며, 성능과 수율 모두 목표를 거의 달성해 2025년 하반기 양산 체제에 돌입할 예정이다.
이미 개선된 'N2P' 개발도 검토 중이며, 2026년 하반기 실용화가 기대된다. N2P는 3나노 공정 'N3E' 대비 클럭 수는 15~20% 향상되고 소비 전력은 30~40% 절감되는 등 불과 2년 만에 프로세서 성능을 비약적으로 끌어올릴 것으로 예상된다.

TSMC의 2나노 공정은 각종 성능 향상은 물론, 높은 수율 유지로 제조 비용 절감까지 가능하게 한다. 3나노 공정에서 GAA를 먼저 도입했지만 수율 부진으로 어려움을 겪는 삼성과의 격차는 더욱 벌어질 것으로 보인다.

노정용 글로벌이코노믹 기자 noja@g-enews.com