삼성 파운드리, 케이던스와 손잡고 3나노 공정 IP 개발

삼성전자 파운드리는 케이던스와 디자인 IP 포트폴리오를 확장하는 다년 계약을 체결했다고 발표했다. 이는 삼성전자의 시스템반도체 비전을 실현하기 위한 전략적인 조치로, 5나노(nm) 이하 공정에 최적화된 다양한 설계자산(IP)을 공동 개발하기 위한 것으로 보인다.

이제 삼성 파운드리는 케이던스에서 완전한 디자인 설계자산(IP) 솔루션을 제공받을 수 있다. 케이던스는 전자 설계 자동화(EDA) 소프트웨어를 개발하는 세계적인 선두 기업이다.
양사는 이 계약을 통해 고급 메모리 인터페이스 IP 솔루션을 삼성이 개발한 3나노 공정으로 확장하고 풍부한 인터페이스 프로토콜로 완전한 5나노의 설계 IP 포트폴리오 구현에 나설 방침이다.

삼성 파운드리는 5나노는 물론 3나노에서 수율이 크게 개선되고 있어 이번 계약은 삼성 파운드리의 신규 고객 확보에 큰 기여를 할 것으로 기대된다.

반도체 IP(Intellectual Property)란 반도체 설계에 필요한 기본적인 회로나 기능을 미리 구현해놓은 모듈을 말한다. IP를 활용하면 반도체 설계자들은 복잡하고 장시간이 걸리는 회로 설계를 줄이고, 전체 칩의 성능과 품질을 향상할 수 있다.

반도체 IP 시장은 웨어러블 기기, AI, 클라우드컴퓨팅, 모바일 등 분야에서 데이터 사용량이 급증하고 고성능 SoC 니즈가 커지면서 성장세를 보이고 있다. 2019년 39억 달러였던 시장 규모는 2025년에는 102억 달러로 증가할 것으로 예상된다.

삼성전자와 케이던스는 3나노부터 8나노 공정까지 활용할 수 있는 수십여 종의 IP를 공동 개발하기로 했다. 이 중에는 PCIe 6.0, 112G SerDes, DDR5ㆍLPDDR5XㆍGDDR7 PHY 등 고속 데이터 입출력을 가능케 하는 인터페이스 IP와 칩렛(여러 반도체를 하나의 패키지에 넣는 기술) 등 최첨단 패키지용 UCIe IP가 포함된다.

이들 IP는 AI, GPU, HPC, 오토모티브, 모바일 등 전 응용처에 필요한 핵심 IP를 포함한다.


케이던스 디자인 시스템즈는 전자 설계 분야의 리더로 미국은 물론 유럽과 아시아 등 균형 있게 수익을 올리고 있다. 주로 반도체 업체들의 전자 설계 자동화 툴 및 지적 재산권을 제공한다.

삼성과 케이던스는 다년 계약으로 공동 고객은 삼성 파운드리의 최신 공정 기술과 케이던스의 다양한 IP 솔루션을 이용할 수 있게 된다.

이 두 기업의 협력은 국내외 팹리스 고객들에게 큰 이점을 제공할 것으로 기대된다. 팹리스 고객들은 자신들의 반도체 제품을 생산할 삼성전자 파운드리 공정에 최적화된 IP를 제품 개발 단계에 따라 적기에 활용할 수 있게 되며, 이를 통해 설계 초기 단계부터 오류를 줄이고 시제품 생산과 검증, 양산까지의 시간과 비용을 크게 단축할 수 있을 것이다.

한편, 삼성전자는 다른 글로벌 IP 파트너사들과도 협력을 강화하고 있다. 시놉시스, 알파웨이브 세미 등 주요 IP 파트너사들은 삼성전자 파운드리와 협력 관계를 언급하며, 첨단 공정에 최적화된 IP 제공 계획을 밝히고 있다.

삼성 파운드리의 이러한 기술 혁신을 위한 노력은 2030년 세계 반도체 1위 기업으로 도약하는 데 큰 도움을 줄 것이다.


박정한 글로벌이코노믹 기자 park@g-enews.com